DDR Layout Guide

DDR Layout Guide

隨著DRAM的演進，時脈越來越快的同時，對於一個系統硬體工程師而言，Layout就變成相當的重要。所以有必要來探討一下Layout的注意事項。以下分兩個點來討論，ARM & X86。

ARM Base的世界，就本身做過的產品而言，無論是SDRAM、DDR、DDR2…皆是On Board的設計。如下圖所示，是CPU + 2 DDRs。

X86的世界則是一主機板 + 外接式DDR，如下圖

        

兩個不同的架構，會有不一樣的Layout Guide嗎？首先來了解一下DDR的訊號腳位組成，並且分成五類如下：

1. Data：DQ、DQS、DM
2. Address
3. Command：CAS、RAS、WE
4. Control：CS、CKE
5. Clock

因為Clock和Data的讀寫速度夠快，Layout時需要注意是否等長。這邊的等長是指組內的等長，組與組沒特別要求等長設計。

先來講一個概念，IC內部有IC Layout，走線如何我們不知道，對X86系統來說，有外接式的DDR，所以多了一塊PCB的走線。

也就是說：

X86有IC走線 + DDR PCB走線 + Mainboard走線的影響
ARM有IC走線 + Mainboard走線的影響
那麼多了變數的X86就必須更注意Trace的等長要求

下圖是從Intel layout guide上看到的資料，以顏色做Group區分，可以發現組內是等長的，誤差±10mil內；但ARM系統，大多都要求±50~100mil即可。

差分訊號的CLK，如果是多顆DDR的情況下，需要追加terminators。

總結&小秘密
1. 要會分辨組與組和組內成員
2. DDR由於速度較快，所以需要注意等長要求

3. DQ為8個1組，所以Layout時可以互換pin腳。如下圖，本來應該是左邊的接法，但有些IC並不是腳位都設計得很好情況下，為了Layout順線，是可以這樣接的。