Bypass Capacitor Placement

Bypass Capacitor Placement

這次來討論一下bypass電容的Layout擺放方式，這邊所說的都從Printed Circuit Board Design Techniques for EMC Compliance, Second Edition 這本書來的，有興趣可以買來參閱。

大部分有經驗的HW Engineer會在電路IC的電源腳位放上0.1uF電容，如下圖：

圖中的10uF為穩壓電容，0.1uF為bypass電容。從電路上看起來似乎沒什麼要注意的，但對Layout來說就不得不仔細說明。就經驗來說，HW前輩和Layout前輩都知道，bypass要放在IC腳位旁且Layout走線會像下圖一樣：

            

會這樣做的原因是沒有把trace當成transmission line，而誤以為雜訊會先經過電容濾波後，再進到IC內部。造成電流迴路過大而產生磁場，進而對影響EMI。可這樣的作法，也遠比下圖好：

如果這兩個都不好，怎樣的走線會比較好呢？書上給兩個建議，很容易理解的是迴路變的極小，右邊圖是最好的走線方式。

至於電容的via要怎麼佈線呢？請看下圖：

總結：

想到一位老師曾經說的話，上個世紀成功的理由，往往是下個世紀失敗的原因。越來越高速的產品推出後，如果不知道其所以然，很容易造成後勤支援的浪費。所以不要再想著Layout要先經過電容再進IC，換個更好的佈線方式吧！

對了，Best的部分因為打件時容易有立碑效應，所以通常會要求十字pad，所以書上說的是可以變通的唷!